IJTAG 的儀器網絡

IJTAG 標準的開發始于數年前，因為工程師需要一種更好的方法來接入、管理和控制嵌入硅中的儀器。那時，越來越多的儀器被集成到復雜的片上系統 (SoC) 和其他不太復雜的設備。這些嵌入式儀器過去是現在仍然是用來表征和驗證芯片功能性的最有效方法。

遺憾的是，許多這樣的儀器不能相互通信。根據 IP 來源地，每臺儀器可能具有自己的接入方法。此外，最缺失的是可移植性。如果沒有為新的芯片重新設計 IP，則無法輕松地在其他芯片設計中重新部署儀器 IP。換言之，嵌入式儀器難以供工程師使用。

通過指定片上網絡，IJTAG 標準可解決上述問題和其他問題，該標準的儀器連接語言 (ICL) 對此作了說明。此外，IJTAG 還為儀器 IP 和操作儀器語言（即程序描述語言 (PDL))定義了標準化接口。IJTAG 的上述方面簡化并改進了工程師應用嵌入式儀器的方式，并確保儀器本身以及與每個 IJTAG 儀器相關的操作矢量的可移植性，因此又為工程師節省了寶貴的時間。

為什么互操作性如此重要

芯片級 IJTAG 工具之間的互操作性（例如 Mentor Tessent IJTAG 解決方案提供的工具以及應用于 ASSET ScanWorks 啟用的電路板的工具）遠不止提供一種便利的方式在工具之間傳輸數據。雙級雙向互操作性對芯片和電路板工程師而言是強大的優勢，原因如下。第一，確?？稍陔娐钒逶O計中重新利用為驗證或測試芯片設計而開發的儀器 IP，從而降低成本并加快產品上市時間。第二，芯片和電路板工具之間的雙向反饋回路意味著整個工具流程現在具有高級診斷能力，從而隔離芯片或電路板設計問題的根源。換句話說，該 IJTAG 工具流程可避免基于猜測來確定是芯片還是電路板存在問題。


該流程始于可插入和驗證芯片 IJTAG 和 JTAG 資源的可測試性設計 (DFT) 自動化工具。JTAG 是必要的，因為芯片的 JTAG 測試接入端口 (TAP) 將用于接入 IJTAG 儀器片上網絡。IJTAG 并不只限定于作為其接入方法的 JTAG，但目前 JTAG 是唯一受批準的 IJTAG 標準支持的機制。未來，IJTAG 標準還會增加其他接入方法。

DFT 自動化流程支持自動插入設計的 RTL 或門級網表。插入的 IJTAG 資源包括嵌入式儀器和分層接入網絡（支持從通用芯片級接入點接入任何儀器）。DFT 工具還支持重定向以及合并多個 IP 塊的 PDL 命令。重定向到芯片引腳的命令可轉換為自動測試設備 (ATE) 測試向量格式或 Verilog 進行仿真驗證。還可通過交互式調試工具（例如 Tessent SiliconInsight ）接入芯片級 PDL 測試向量。

在完成插入和仿真驗證之后，通常在現場可編程門陣列 (FPGA) 上部署芯片設計，以便在硬件中仿真和測試硅。再次應用在模擬階段之前生成的測試來驗證將變成片上 IJTAG 網絡（如 ICL 中所述）以及儀器特定操作流程（如 PDL 中所述）的內容的完整性。之后，在 ATE 系統中進行典型的硅測試和驗證。

仿真、ATE 測試和驗證階段對 DFT 和 ATE 工具之間的互操作性至關重要。ATE 工具可以使用通過 DFT 工具插入的相同儀器來驗證、測試和調試電路板設計。此外，工具之間的互操作性可將 ATE 工具在流程后半部分捕獲的板級數據較早地在硅模擬和驗證階段反饋到 DFT 工具。

如果 SoC 沒有在板級經過全面測試和驗證，則根本無法得到充分的驗證。通過板級 ATE 工具發現的問題可以追溯至芯片，也可歸因于電路板設計缺陷。這種板級反饋的巨大優勢是隔離芯片或電路板設計中的問題，從而使芯片和電路板工程師避免相互指責。反饋回路使芯片設計師可在批量生產芯片之前糾正缺陷。當然，也可以糾正板級缺陷。
該 IJTAG 流程在電路板制造過程中完結，即 ATE 系統能夠利用 SoC 中的 IJTAG 儀器在裝配線上驗證和測試電路板。

協同互操作性

芯片級和板級 IJTAG 工具協同工作的能力可提高整個 IJTAG 流程（從芯片設計驗證一直到系統制造過程中的板級測試）的有效性。通過這種互操作性啟用的雙向反饋回路（正向和反向）對快速識別和隔離設計問題根源至關重要，從而及時向市場交付新系統。

相關閱讀：

電路板設計原則及細節問題小結
技巧分享：更好設計放大器和視頻濾波器電路板
PCB設計必知：教你如何快速制作電路板