【導(dǎo)讀】在雷達(dá)應(yīng)用中，相位噪聲是要求高雜波衰減的系統(tǒng)的關(guān)鍵性能指標(biāo)。相位噪聲是所有無線電系統(tǒng)都會(huì)關(guān)心的問題，但是雷達(dá)相比通信系統(tǒng)來說特別要求非?？拷d波頻率的頻偏位置的相位噪聲性能。
這些高性能系統(tǒng)中的系統(tǒng)設(shè)計(jì)人員將選擇超低相位噪聲振蕩器，并且從噪聲角度來講，信號(hào)鏈的目標(biāo)就是使振蕩器相位噪聲曲線的惡化最小。這就要求對(duì)信號(hào)鏈上的各種元器件做殘余或加性的相位噪聲測(cè)量。
最近發(fā)布的高速數(shù)模轉(zhuǎn)換器(DAC)產(chǎn)品對(duì)于頻率轉(zhuǎn)換階段需要的任何LO的波形生成和頻率創(chuàng)建都非常有吸引力。然而，雷達(dá)目標(biāo)會(huì)挑戰(zhàn)DAC相位噪聲的性能。
圖1. AD9164相位噪聲的改進(jìn)。
在本文中，我們將展示AD9164 DAC在10KHz 頻偏處超過10dB的改進(jìn) 的測(cè)量結(jié)果。改進(jìn)如圖1所示，并且我們將會(huì)討論如何通過結(jié)合電源穩(wěn)壓器選擇和測(cè)試設(shè)置改進(jìn)來達(dá)到這一結(jié)果。
相位噪聲定義
相位噪聲是周期信號(hào)過零點(diǎn)偏差的測(cè)量?？紤]有相位波動(dòng)的余弦波
相位噪聲可以通過相位變化的功率譜密度來確定
就線性而言，單邊相位噪聲定義為
相位噪聲 通常以10log(L(f))的dBc/Hz為單位來表示。然后可以將相位噪聲數(shù)據(jù)繪制到相對(duì)RF載波的偏移頻率中。
圖2. 相位噪聲繪圖方法。
相位噪聲進(jìn)一步的重要定義就是絕對(duì)相位噪聲和殘余相位噪聲。絕對(duì)相位噪聲是系統(tǒng)中測(cè)量的總相位噪聲。殘余相位噪聲是測(cè)試設(shè)備的加性相位噪聲。這種區(qū)別在測(cè)試設(shè)置和確定系統(tǒng)中元件級(jí)別相位噪聲貢獻(xiàn)的過程中至關(guān)重要。
DAC/DDS相位噪聲測(cè)量方法
本部分圖表顯示DDS相位噪聲測(cè)試設(shè)置。對(duì)于DAC相位噪聲測(cè)量，可以設(shè)想將DAC作為直接數(shù)字頻率合成器(DDS)子系統(tǒng)的一部分。DDS是通過將與DAC通信的單片IC或FPGA或ASIC中的數(shù)字正弦波模式送給DAC來實(shí)現(xiàn)。在現(xiàn)代DDS設(shè)計(jì)中，數(shù)字相位誤差可以遠(yuǎn)低于DAC誤差，而且DDS相位噪聲測(cè)量通常受限于DAC的性能。
最簡單和最常見的測(cè)試設(shè)置如圖3所示。一個(gè)時(shí)鐘源用于DDS并且DDS的輸出饋入到一個(gè)互相關(guān)類型的相位噪聲分析儀 。由于只需要一個(gè)DDS，所以很容易實(shí)現(xiàn)。然而，在這樣的測(cè)試設(shè)置下，沒有辦法提取振蕩器的貢獻(xiàn)以便僅僅顯示DDS的相位噪聲。
圖3. 絕對(duì)相位噪聲DDS測(cè)試設(shè)置包含DAC和振蕩器噪聲。
圖4顯示了兩種常用的方法用來從測(cè)量中去除振蕩器的相位噪聲 ，提供殘余噪聲測(cè)量。這些測(cè)量方法的缺點(diǎn)在于，在測(cè)試設(shè)置中需要額外的DAC。但是，優(yōu)點(diǎn)是可以應(yīng)用于系統(tǒng)級(jí)分析預(yù)算，作為DAC相位噪聲貢獻(xiàn)的一種非常好的指標(biāo)。
圖4a. 使用鑒相器方法的DDS殘余相位噪聲測(cè)量。
圖4a顯示的是鑒相器方法。這種情況下，使用兩個(gè)DAC，將兩個(gè)DUT都下變頻至DC，可以減去振蕩器的貢獻(xiàn)。
圖4b. 使用互相關(guān)方法測(cè)量DDS殘余相位噪聲。
圖4b顯示的是使用互相關(guān)相位噪聲分析的方法。這種情況下，DDS2和DDS3可以用于將時(shí)鐘貢獻(xiàn)轉(zhuǎn)換到測(cè)量的LO端口，在互相關(guān)算法中去除它們的貢獻(xiàn)，并在測(cè)量中獲取DDS1殘余相位噪聲。
電源噪聲貢獻(xiàn)
在低噪聲模擬和RF設(shè)計(jì)中，電源噪聲是公認(rèn)需要考慮的因素。電源紋波會(huì)周期性的調(diào)制到RF載波并在RF載波的頻偏等于紋波頻率的地方產(chǎn)生雜散。穩(wěn)壓器1/f噪聲也會(huì)調(diào)制到RF載波中，并體現(xiàn)在相位噪聲曲線中。圖5顯示了這些原理。
圖5. 電源缺陷調(diào)制到RF載波上。
測(cè)量結(jié)果
在研究DAC真正的相位噪聲性能的過程中，需要同時(shí)考慮測(cè)試設(shè)置和穩(wěn)壓器的噪聲性能。
DAC初始評(píng)估板包含 ADP1740 穩(wěn)壓器用于給模擬和時(shí)鐘提供電壓。 將噪聲譜密度與最近發(fā)布的超低噪聲穩(wěn)壓器和所選的ADM7155進(jìn)行對(duì)比。圖6如產(chǎn)品數(shù)據(jù)手冊(cè)所示顯示了這些噪聲密度的對(duì)比情況。電源修改僅將ADM7155用于AD9164時(shí)鐘（數(shù)據(jù)手冊(cè)引腳VDD12_CLK）和模擬電壓（數(shù)據(jù)手冊(cè)引腳VDD12A）。
圖6. 穩(wěn)壓器噪聲密度比較。注意Y軸單位——ADM7155提高了一個(gè)數(shù)量級(jí)。
接下來，考慮殘余相位噪聲的測(cè)試設(shè)置選項(xiàng)。由于實(shí)用性和方便性，自帶互相關(guān)方法的Rohde and Schwarz FSWP成為首選。使用的測(cè)試設(shè)置如圖7所示。
圖7. AD9164相位噪聲測(cè)量的測(cè)試設(shè)置。
圖8. AD9164 800 MHz output phase noise comparisons.
圖8顯示了三種情況的測(cè)量結(jié)果。紅色曲線顯示了初始評(píng)估板的絕對(duì)相位噪聲測(cè)量結(jié)果。淺藍(lán)色曲線也是一種絕對(duì)測(cè)量結(jié)果，但提升了穩(wěn)壓器性能。深藍(lán)色曲線是殘余相位噪聲測(cè)量結(jié)果，也提升了穩(wěn)壓器性能。
測(cè)量結(jié)果指出了在初始研究中并不明顯的三種常規(guī)的限制區(qū)間。低于1 kHz的頻率受限于時(shí)鐘源近載波噪聲。1 kHz至100 kHz的頻率受限于穩(wěn)壓器選擇。高于100 kHz的頻率受限于時(shí)鐘源。由于使用的時(shí)鐘是用晶體振蕩器倍頻產(chǎn)生的6GHz，滾降來自于倍頻電路中的RF濾波器，因此高于10 MHz的急劇下降來自于時(shí)鐘源。
其他的一些DAC頻率也使用了提升穩(wěn)壓器性能的殘余相位噪聲方法進(jìn)行了測(cè)量，圖9中概述了部分。這些改進(jìn)在幾個(gè)評(píng)估板上都做了復(fù)現(xiàn)，所有的情況都顯示了同樣的改進(jìn)后的結(jié)果。
圖9. 改進(jìn)了低噪聲穩(wěn)壓器性能的AD9164殘余相位噪聲測(cè)量。
表1. 包含一流的噪聲密度性能的穩(wěn)壓器系列
1噪聲與固定輸出電壓無關(guān)。
超低噪聲穩(wěn)壓器系列的噪聲密度相似，如表1所示。正如本文所展示的，穩(wěn)壓器對(duì)DAC的相位噪聲影響是值得注意的，超低噪聲穩(wěn)壓器系列推薦用于任何要求最佳的相位噪聲性能的RF系統(tǒng)中。
結(jié)語
相位噪聲基礎(chǔ)定義的復(fù)習(xí)、絕對(duì)和殘余相位噪聲、DAC相位噪聲測(cè)量測(cè)試設(shè)置以及穩(wěn)壓器噪聲貢獻(xiàn)。
本文演示的DAC相位噪聲性能改進(jìn)包含殘余相位噪聲測(cè)量方法和最佳穩(wěn)壓器選擇。最終結(jié)果是，通過ADI公司的低噪聲穩(wěn)壓器系列對(duì)模擬電壓和時(shí)鐘電壓供電時(shí)，AD9164現(xiàn)在可支持超低相位噪聲、基于DDS的應(yīng)用。
參考電路
Bergeron, Jarrah. “分析及管理電源噪聲和時(shí)鐘抖動(dòng)對(duì)高速DAC相位噪聲的影響”，《模擬對(duì)話》，第51卷，2017年。
Calosso, Claudio E., Yannick Gruson, and Enrico Rubiola. "DDS中的相位噪 聲和幅度噪聲"，IEEE頻率控制專題論文集，2012年。
Jayamohan, Umesh. "為GSPS或RF采樣ADC供電；開關(guān)與LDO"?！赌M對(duì)話》，第50卷，2016年。
"11729B-1產(chǎn)品筆記，微波振蕩器的相位噪聲特性：鑒相器方法"。 Agilent, May，2007年5月。
Reeder, Rob. "高速ADC的電源設(shè)計(jì)"，ADI公司，2012年。
Walls, Warren F. "交叉相關(guān)相位噪聲測(cè)量"。IEEE頻率控制專題論文集，1992年。
推薦閱讀：
